目前的晶圓都是由矽元素生(shēng)産制成，已知(zhī)矽原子的直徑大(dà)約是0.22nm，再考慮到原子之間的距離(lí)，理論極限至少是0.5nm，但肯定沒有任何公司可以做到。普遍認爲3nm将是芯片制程工(gōng)藝的極限。

事實上自從晶體(tǐ)管制造工(gōng)藝進入10nm時代之後，繼續提升制程工(gōng)藝變得原來越困難，特别是Intel在14nm工(gōng)藝上足足停留了 5 年之久，因此想要繼續提升芯片性能最好的辦法就是另辟蹊徑。

日前，複旦大(dà)學科研團隊近日在集成電(diàn)路基礎研究領域取得一(yī)項突破。他們發明了讓單晶體(tǐ)管“一(yī)個人幹兩個人的活”的新邏輯結構，使晶體(tǐ)管面積縮小(xiǎo)50%，存儲計算的同步性也進一(yī)步提升。

複旦大(dà)學微電(diàn)子學院教授周鵬指出：“這項研究工(gōng)作的核心内容是利用原子晶體(tǐ)硫化钼做出了新結構晶體(tǐ)管。在此基礎上，團隊發明了新的單晶體(tǐ)管邏輯結構，在單晶體(tǐ)管上實現了邏輯運算的‘與’和‘或’。”因此原先需要 2 個獨立晶體(tǐ)管才能實現邏輯功能，現在隻要 1 個晶體(tǐ)管即可。

如果該發明成果成功産業化，将推動集成電(diàn)路向更輕、更快、更小(xiǎo)、功耗更低方向發展。相關研究成果已在線發表于《自然•納米技術》。